KS8993MI SMI integrierte Hafen 10/100 Flash-Speicher IC-Chip-128 BFQFP 3 gehandhabt

KS8993MI MICREL INTEGRIERTE GEHANDHABTEN IC-CHIP 128-BFQFP DES FLASH-SPEICHER-3-PORT 10/100

Schnelles Detail:

Integriertes 3-Port 10/100 handhabte integriertes gehandhabtes 3-Port 10/100


Beschreibung:

Das KS8993M, ein in hohem Grade integrierte gehandhabter Schalter der Schicht 2, ist für niedrige Portzählung, Kosten-empfindliche 10/100 Mbps-Wählsysteme bestimmt. Es bietet einen umfangreichen Eigenschaftssatz an, der Umbau/Hafen-ansässiges VLAN, Priorität der Servicequalität (QoS), Management, Zähler des Management Information Base (MIB), MII/SNI umfasst und CPUsteuerung/-daten anschließt, um die gegenwärtigen und auftauchenden schnellen Ethernet-Anwendungen Adresse.
Das KS8993M enthält zwei 10/100 Transceivers mit patentierter Niederleistungstechnologie des mehrdeutigen Zeichens, drei Einheiten des Media Access Control (MAC), einem nichtblockierenden Schalterhochgeschwindigkeitsgewebe, einer engagierten Adreßnachschlagenmaschine und einem Aufchiprahmenbuffer.
Beide PHY-Einheiten stützen 10BaseT und 100BASETX. Darüber hinaus stützt ein der PHY-Einheit 100BASE-FX.
Das KS8993ML ist die einzelne Versorgungsversion mit allen identischen reichen Eigenschaften des KS8993M.


Anwendungen:

• Nachgewiesener integrierter Schalter des Ethernet-3-Port 10/100
– 2. Generationsschalter mit drei Mac und zwei PHYs völlig konform zu Standard IEEE 802.3u
– Nichtblockierendes Schaltergewebe versichert schnellem Paket
Lieferung durch die Benutzung einer Wertetabelle des MAC address 1K und der Speichervermittlungsarchitektur
– Voll- Steuerung des Datenflusses Duplex IEEE 802.3x (Pause) mit Kraftmoduswahl
– HalbduplexrückstauSteuerung des Datenflusses
– Automatischer MDI/MDI-X Übergang mit Sperrung und Wahl ermöglichen
– Unterstützung 100BASE-FX auf Port1
– Schnittstelle MII stützt MAC-Modus und PHY-Modus
– Serienunterstützung der Netzwerkschnittstelle mit 7 Drähten (SNI) für Vermächtnis MAC
– Umfassende LED-Indikatorunterstützung für die Verbindung, Tätigkeit, volles/Halbduplex und 10/100 Geschwindigkeit
• Umfassender Konfigurations-Register-Zugang
– Serienmanagementschnittstelle (SMI) zu allen internen Registern
– Schnittstelle des Managements MII (MIIM) zu PHY-Registern
– SPI und I2
C-Schnittstelle zu allen internen Registern
– Gurtung der Stift I/0 und EEPROM, um selektive Register in unmanaged Schaltermodus zu programmieren
– Steuerung registriert konfigurierbares spontan (portpriority, 802.1p/d/q,…)
• QoS/CoS Packet Prioritization Support
– Pro Hafen, 802.1p und DiffServ-ansässiges
– Wieder-Diagramm des Feldes der Priorität 802.1p pro Portbasis
• Moderne Schalter-Eigenschaften
– Unterstützung IEEE 802.1q VLAN für bis 16 Gruppen (Voll von VLAN-Identifikation)
– VLAN-Identifikations-Umbau-/-untagwahlen, pro Portbasis
– Umbaueinfügung oder -abbau IEEE 802.1p/q auf a pro Hafenbasis (Ausgang)
– Programmierbare Rate, die von 0Mbps auf begrenzt
100Mbps am Eintritt- und Ausganghafen, Ratenwahlen für Hochs und Tiefs-Priorität pro Portbasis
– Broadcast- stormschutz mit % Steuer- (global und pro Portbasis)
– Überspannendes IEEE 802.1d - Baumprotokollunterstützung
– Aufwärts gerichteter spezieller etikettierender Modus, zum des Prozessors zu informieren, dem Eintritthafen das Paket empfängt
– Herumschnüffelnde Unterstützung IGMP v1/v2 für die multicastpaketentstörung
– Doppel-Etikettieren der Unterstützung


Spezifikationen: