PCI programmierbares IC Chip Original XCR3128-12VQ100I Macrocell CPLD

Schnelles Detail:
XCR3128: 128 Macrocell CPLD
Beschreibung:
Das XCR3128 CPLD (komplexer programmierbarer Digitalbaustein) ist das Drittel in einer Familie von CoolRunner® CPLDs von Xilinx. Diese Geräte kombinieren Hochgeschwindigkeits- und nullenergie in einem 128 macrocell CPLD. Mit der FZP-Entwurfstechnik bietet das XCR3128 wahre Stift-zustiftgeschwindigkeiten von 10 ns, beim Energie gleichzeitig liefern an, die kleiner als µA 100 an der Bereitschaft ohne den Bedarf ‚an den Turbostückchen‘ oder an anderen Abschaltungsentwürfen ist-. Indem sie herkömmliche Richtungsverstärkermethoden für die Implementierung von Produktausdrücken (eine Technik, die in PLDs seit der zweipoligen Ära verwendet worden ist), durch eine kaskadische Kette von reinen CMOS-Toren ersetzt, ist die dynamische Energie auch im Wesentlichen niedriger als jedes mögliches konkurrierende CPLD. Diese Geräte sind das erste TotalCMOS PLDs, da sie eine CMOS-Verfahrenstechnik und die patentierte volle Entwurfstechnik CMOS FZP verwenden. Für Anwendungen 5V bietet Xilinx auch das Hochgeschwindigkeits-XCR5128 CPLD an, das Angebote diese Eigenschaften in einer vollen Durchführung 5V.
Das Xilinx FZP CPLDs verwenden die patentierte Architektur XPLA (ausgedehnte programmierbare Logik-Reihe). Die XPLA-Architektur kombiniert die besten Eigenschaften von Winkel- des Leistungshebels und Kamerad-Art Strukturen, um hohe Geschwindigkeit und flexible Logikverteilung zu liefern, die überlegene Fähigkeit, Designänderungen mit örtlich festgelegten pinouts vorzunehmen ergibt. Die XPLA-Struktur in jedem Logikblock versieht einen schnellen 10 ns Kamerad-Weg mit fünf engagierten Produktausdrücken pro Ertrag. Dieser Kamerad-Weg wird durch eine zusätzliche Winkel- des Leistungshebelsstruktur, die ein Pool von 32 Produktausdrücken zu einem völlig programmierbaren einsetzt ODER Reihe verbunden, die die Winkel- des Leistungshebelsproduktausdrücke jedem möglichem Ertrag im Logikblock zuteilen kann. Diese Kombination erlaubt, dass Logik leistungsfähig während des Logikblockes zugeteilt wird und stützt so vieles wie 37 Produktausdrücke auf einem Ertrag. Die Geschwindigkeit, mit der Logik von der Winkel- des Leistungshebelsreihe zu einem Ertrag zugeteilt wird, ist nur 2,5 ns, unabhängig davon die Anzahl von Winkel- des Leistungshebelsproduktausdrücken verwendete, welche Ergebnisse in den tPDs des schlimmsten Falls von ns nur 12,5 von irgendeinem Stift zu irgendeinem anderen Stift. Darüber hinaus kann Logik, die für mehrfache Ertrag allgemein ist, auf einen einzelnen Winkel- des Leistungshebelsproduktausdruck gesetzt werden und teilte über mehrfachen Ertrag über ODER Reihe und Entwurfsdichte effektiv erhöhen.
Die XCR3128 CPLDs werden durch industriekompatible CAE-Werkzeuge (Rhythmus/OrCAD, Exemplar-Logik, Mentor, Synopsys, Synario, Viewlogic und Synplicity), unter Verwendung des Textes (ABEL, VHDL, Verilog) und/oder des schematischen Eintritts gestützt. Entwurfsüberprüfung benutzt industriekompatible Simulatoren für Funktions- und Regelungssimulation. Entwicklung wird auf Personal-Computer-, Sparc und HP-Plattformen gestützt. Die Gerätausstattung benutzt ein Xilinx entwickeltes Werkzeug, XPLA, das Berufs ist (verfügbar auf der Xilinx-Website).
Anwendungen:
• Das erste TotalCMOS™ PLD der Industrie - CMOS-Entwurf und Verfahrenstechniken
• Schnelle Entwurfstechnik der nullenergie (FZP™) liefert ultra-niedrige Energie und hohe Geschwindigkeit
• IEEE 1149,1 konform, JTAG-Prüfungs-Fähigkeit
- Vier Schnittstelle des Stift JTAG (TCK, TMS, TDI, TDO)
- HAHN IEEE 1149,1 Prüfer
- JTAG-Befehle umfassen: Überbrückung, Probe/Vorspannung, Extest, Usercode, Idcode, HighZ
• 3.3V, In-System programmierbar (ISP) unter Verwendung der JTAG-Schnittstelle
- Auf-Chip supervoltage Generation
- ISP-Befehle umfassen: Ermöglichen Sie, löschen Sie, programmieren Sie,
Überprüfen Sie
- Gestützt durch mehrfache ISP-Programmierungsplattformen
• Hochgeschwindigkeitsstift-zustiftverzögerungen von 10 ns
• Ultra-niedrige statische Energie von weniger µA als 100
• 100% routable mit Nutzung 100%, während alle Stifte und alle macrocells repariert werden
• Deterministisches Modell der zeitlichen Regelung, das extrem einfach ist zu verwenden
• Vier Uhren verfügbar
• Programmierbare Uhrpolarität an jedem macrocell
• Unterstützung für das asynchrone Abstoppen
• Innovative XPLA™-Architektur kombiniert Hochgeschwindigkeits mit extremer Flexibilität
• 1000 Löschen-/Programmzyklen garantierten
• 20 Jahre Datenzurückhalten garantierten
• Logik dehnbar zu 37 Produktausdrücken
• PCI konform
• Moderner Prozess 0.5µ E2CMOS
• Sicherheitsstückchen verhindert unberechtigten Zugriff
• Entwurfseintritt und -überprüfung unter Verwendung des Industriestandards und Werkzeuge Xilinx CAE
• Neu programmierbar unter Verwendung der industriekompatiblen Gerätprogrammierer
• Innovative Steuerterminstruktur stellt entweder Summenausdrücke oder Produktausdrücke in jeder Logik zur Verfügung zu blockieren für:
- Programmierbarer Puffer mit 3 Zuständen
- Asynchrones macrocell registrieren Voreinstellung/Zurückstellen
- Der programmierbare globale Stift mit 3 Zuständen erleichtert „Bett von den Nägeln“, die ohne Logikbetriebsmittel zu verwenden prüfen
- Verfügbar in PLCC-, VQFP- und PQFP-Paketen
- Verfügbar in den Handels- und industriellen Graden
Spezifikationen: