Programmierbare Familie IC-Chip-XC4VLX80-10FFG1148I Virtex-4 neu und ursprünglich

Schnelles Detail:

Familie Virtex-4

Beschreibung:

Des modernes Silikon-modulare Blockes (ASMBL™) mit einer großen Vielfalt von flexiblen Eigenschaften kombinierend Architektur, erhöht die Familie Virtex®-4 von Xilinx groß die programmierbaren Logikentwurfsfähigkeiten und macht es eine starke Alternative zu ASIC-Technologie. Virtex-4 FPGAs enthalten drei Plattformfamilien-cc$lx, FX und SX-anbietende mehrfache Eigenschaftswahlen und -kombinationen, um alle komplexen Anwendungen zu adressieren. Die große Auswahl von Virtex-4 FPGA HartiP-Kernblöcken umfasst die PowerPC®-Prozessoren (mit einer neuen APU-Schnittstelle), die Dreimodus Ethernet-Mac, 622 Mb/s bis 6,5 Gb-/sserientransceivers, engagierte DSP-Scheiben, Hochgeschwindigkeitsuhrmanagementschaltkreis und Quelle-synchrone Schnittstellenblöcke. Die grundlegenden Virtex-4 FPGA Bausteine sind Verbesserungen von denen, die im populären Virtex, Virtex-E, Virtex-II, Virtex-II Pro- und Virtex-II Prox Produktfamilien gefunden werden, also sind Entwürfe der vorherigen Generation aufwärts - kompatibel. Geräte Virtex-4 werden auf einem hochmodernen 90 Nanometer Kupferprozeß mit 300 Millimeter (12 Zoll) Wafertechnologie produziert.

Anwendungen:

• Drei Familien — LX/SX/FX

- Virtex-4 LX: Leistungsstarke Logikanwendungslösung

- Virtex-4 SX: Leistungsstarke Lösung für Anwendungen der digitalen Signalverarbeitung (DSP)

- Virtex-4 FX: Leistungsstarke, Vollfunktionslösung für eingebettete Plattformanwendungen

• Xesium™-Uhr-Technologie

- Blöcke des Digitaluhr-Managers (DCM)

- Zusätzliche Phase-zusammengebrachte Uhrteiler (PMCD)

- Differenziale globale Uhren

• XtremeDSP™-Scheibe

- 18 x 18, die Ergänzung der twos, unterzeichneten Multiplikator

- Optionale Rohrleitungsstadien

- Eingebauter Akkumulator (48-bit) und Additionsmaschine/Subtracter

• Smart RAM Memory Hierarchy

- Verteiltes RAM

- Blöcke des Doppel-Hafens 18-Kbit RAM

· Optionale Rohrleitungsstadien

· Optionale programmierbare Fifo-Logik remaps automatisch RAM-Signale als Fifo-Signale

- Pufferspeicherschnittstelle stützt DDR und DDR-2 SDRAM, QDR-II und RLDRAM-II.

• SelectIO™-Technologie

- 1.5V zu Operation Input-/Output3.3v

- Eingebaute Quelle-synchrone Technologie ChipSync™

- Digitalgesteuerte aktive Beendigung des Widerstands (DCI)

- Feines gekörntes Input-/Outputbankwesen (Konfiguration in einer Bank)

• Flexible Logik-Betriebsmittel

• Sichere Bitstrom-Verschlüsselung des Chip-AES

• 90 Nanometer Kupfer CMOS-Prozess

• Spannung des Kern-1.2V

• Flip-Chip Packaging einschließlich Pb-freie Paket-Wahlen

• RocketIO™ 622 Mb/s bis 6,5 Gb-/sc$multi-gigabit-Transceiver (MGT) [FX einzig]

• Prozessor-Kern IBMs PowerPC RISC [nur FX]

- Kern PowerPC 405 (PPC405)

- Zusätzliche Prozessor-Einheits-Schnittstelle (Benutzer Coprocessor)

• Mehrfache Drei-Modus-Ethernet-Mac [nur FX]

Spezifikationen: