Oberflächenberg programmierbare Familie IC-Chip DDR XCV600E-6HQ240I Virtex-E FPGA

Schnelles Detail:
Virtex™-E 1,8 feldprogrammierbare Gatteranordnungen V
Beschreibung:
Die Familie Virtex-E FPGA liefert die leistungsstarken, programmierbaren Logikhochleistungslösungen. Dramatische Zunahmen im Silikon-Leistungsfähigkeits-Ergebnis von der Optimierung der neuen Architektur für Platz-undweg-Leistungsfähigkeit und von der Ausnutzung eines aggressiven 6 Schichtmetall-0,18 μm CMOS-Prozesses. Diese Fortschritte machen Virtex-E FPGAs starke und flexible Alternativen zu den maskenprogrammierten Gatteranordnungen. Die Virtex-Efamilie schließt die neun Mitglieder in Tabelle 1. ein.
Gebäude auf Erfahrung gewann von Virtex FPGAs, die Virtex-Efamilie ist ein Evolutionsschritt nach vorn im programmierbaren Logikentwurf. Eine große Vielfalt von programmierbaren Systemeigenschaften, eine reiche Hierarchie von schnellem, flexible Verbindungsbetriebsmittel und von moderner Verfahrenstechnik kombinierend, liefert die Virtex-Efamilie eine Hochgeschwindigkeits- und programmierbare Logikhochleistungslösung, die Entwurfsflexibilität bei der Verringerung des Zeit-zumarktes erhöht.
Anwendungen:
• Schnell Familie 1,8 V FPGA mit hoher Dichte
- Dichten von 58 k zu den 4 m-Systemtoren
- Interne Leistung von 130 MHZ (vier LUT-Niveaus)
- Entworfen für Niederleistungsoperation
- PCI konforme 3,3 V, 32/64-bit, 33/66-MHz
• In hohem Grade flexible SelectI-/O+™technologie
- Stützt 20 leistungsstarke Schnittstellennormen
- Bis 804 aussondern-beendete I/Os oder 344 differenziale Input-/Outputpaare für eine aggregierte Bandbreite von > 100 Gb/s
• Differenziale signalisierende Unterstützung
- LVDS (622 Mb/s), BLVDS (Bus LVDS), LVPECL
- Differenziale Input-/Outputsignale können Input, Ertrag oder Input/Output sein
- Kompatibel mit differenzialen Standardgeräten
- LVPECL- und LVDS-Takteingänge für Uhren 300+ MHZ
• Eigene leistungsstarke SelectLink™-Technologie
- Doppelte Datenrate (DDR) zu Virtex-Everbindung
- Web-basiert HDL-Generationsmethodologie
• Hoch entwickelte SelectRAM+™-Speicherhierarchie
- 1 Bandmitte von internem konfigurierbarem verteiltem RAM
- Kb bis 832 des synchronen internen Blockes RAM
- Wahre Doppel-Hafen BlockRAM-Fähigkeit
- Gedächtnisbandbreite bis 1,66 Tb/s (gleichwertige Bandbreite von über 100 RAMBUS-Kanälen)
- Entworfen für leistungsstarke Schnittstellen zu den externen Gedächtnissen
- 200 MHZ ZBT* SRAMs
- 200 Mb/s DDR SDRAMs
- Gestützt durch freien Synthesizable-Bezugsentwurf
• Leistungsstarker eingebauter Uhr-Management-Schaltkreis
- Acht völlig digitale Verzögerung-verschlossene Schleifen (DLLs)
- Digital-synthetisierter 50% Arbeitszyklus für doppelte Anwendungen der Datenraten-(DDR)
- Uhr multiplizieren und teilen sich
- Null-Verzögerungsumwandlung von Hochgeschwindigkeits-LVPECL-/LVDSuhren zu irgendeinem Input-/Outputstandard
• Flexible Architektur balanciert Geschwindigkeit und Dichte
- Eingeweiht tragen Sie Logik für Hochgeschwindigkeitsarithmetik
- Engagierte Multiplikatorunterstützung
- Kaskadenkette für Breitinputfunktion
- Reichliche Register/Klinken mit Uhr ermöglichen und synchroner/asynchroner Verdoppelungsatz und Zurückstellen
- Internes Transportieren mit 3 Zuständen
- Grenzescan-Logik IEEE 1149,1
- Würfel-Temperatur-Sensor-Diode
• Gestützt durch Xilinx Foundation™ und Entwicklungssysteme Alliances Series™
- Weiter Kompilierzeitreduzierung von 50%
- Werkzeugideal Internet-Team Designs (ITD) für über Million Gatterdichteentwürfe
- Breite Auswahl von PC- und Arbeitsplatzplattformen
• SRAM-ansässige In-System-Konfiguration
- Unbegrenzte Wiederprogrammierbarkeit
• Moderne Verpackenwahlen
- 0,8 Millimeter-Chip-Skala
- 1,0 Millimeter BGA
- 1,27 Millimeter BGA
- HQ/PQ
• 0,18 μm 6-Layer Metallprozeß
• Fabrik 100% prüfte
Spezifikationen: