2,5 feldprogrammierbare programmierbare Logik IC XCV300-5BG352I FPGAs Gatteranordnungen V

Schnelles Detail:

Virtex™ 2,5 feldprogrammierbare Gatteranordnungen V

Beschreibung:

Die Familie Virtex FPGA liefert die leistungsstarken, programmierbaren Logikhochleistungslösungen. Dramatische Zunahmen im Silikon-Leistungsfähigkeits-Ergebnis von der Optimierung der neuen Architektur für Platz-undweg-Leistungsfähigkeit und von der Ausnutzung eines aggressiven 5 Schichtmetall-0,22 µm CMOS-Prozesses. Diese Fortschritte machen Virtex FPGAs starke und flexible Alternativen zu den maskenprogrammierten Gatteranordnungen. Die Virtex-Familie enthält die neun Mitglieder, die in Tabelle 1. gezeigt werden.

Gebäude auf Erfahrung gewann von den vorherigen Generationen von FPGAs, die Virtex-Familie darstellt einen revolutionären Schritt nach vorn im programmierbaren Logikentwurf. Eine große Vielfalt von programmierbaren Systemeigenschaften, eine reiche Hierarchie von schnellem, flexible Verbindungsbetriebsmittel und von moderner Verfahrenstechnik kombinierend, liefert die Virtex-Familie eine Hochgeschwindigkeits- und programmierbare Logikhochleistungslösung, die Entwurfsflexibilität bei der Verringerung des Zeit-zumarktes erhöht.

Anwendungen:

• Schnell feldprogrammierbare Gatteranordnungen mit hoher Dichte

- Dichten von 50k zu 1M Systemtore

- Systemleistung bis 200 MHZ

- PCI 66-MHz konform

- Heiß-austauschbar für kompakte PCI

• Multi-Standard-SelectIO™-Schnittstellen

- 16 leistungsstarke Schnittstellennormen

- Schließt direkt an ZBTRAM-Geräte an

• Eingebauter Uhrmanagementschaltkreis

- Vier weihten Verzögerung-verschlossene Schleifen (DLLs) für moderne Taktsteuerung ein

- Vier Taktverteilungsnetze der Primärniedriggehrung globale, plus 24 zweitenssystemtaktnetze

• Hierarchisches Gedächtnissystem

- LUTs konfigurierbar als 16-Bit-RAM, 32-Bit-RAM,

16-Bit-Doppelanschluss-RAM oder 16-Bit-Schieberegister

- Konfigurierbare synchrone Doppelanschluss-RAMs 4k-bit

- Schnelle Schnittstellen zu den externen leistungsstarken RAMs

• Flexible Architektur, die Geschwindigkeit und Dichte balanciert

- Eingeweiht tragen Sie Logik für Hochgeschwindigkeitsarithmetik

- Engagierte Multiplikatorunterstützung

- Kaskadenkette für Breitinputfunktionen

- Reichliche Register/Klinken mit Uhr ermöglichen und synchroner/asynchroner Verdoppelungsatz und Zurückstellen

- Internes Transportieren mit 3 Zuständen

- Grenzescan-Logik IEEE 1149,1

- Würfel-Temperatur-Sensor-Diode

• Gestützt durch FPGA Foundation™ und Alliance-Entwicklungssysteme

- Komplette Unterstützung für vereinheitlichte Bibliotheken, Verwandtschafts- gesetzte Makro- und Entwurfs-Manager

- Breite Auswahl von PC- und Arbeitsplatzplattformen

• SRAM-ansässige Insystemkonfiguration

- Unbegrenzte Wiederprogrammierbarkeit

- Vier Programmierungsbetriebe

• 0,22 µm Prozess mit 5 Schichten Metall

• Fabrik 100% prüfte

Spezifikationen: